CMOS工艺中等离子体发生器损伤WAT试验：
       WAT(WaferAcceptTest)也就是说，硅片接收测试是在半导体硅片完成所有工艺后，对硅片上的各种测试结构进行电气测试。它是反映产品质量的手段，也是产品入库前的最后一次质量检验。
       随着半导体技术的发展，等离子体技术已广泛应用于集成电路制造、离子注入、干刻蚀、干去胶等领域，UV等离子体损伤可能导致辐射、薄膜积累等，而传统的WAT结构无法监测，可能导致设备早期故障。

       CRF等离子体发生器广泛应用于集成电路制造中，比如等离子体发生器刻蚀、等离子体增强式化学气相淀积、离子注入等。它具有方向性好、反应快、温度低.均匀性好等优点。
       但同时也带来了电荷损伤，由于它能影响固定电荷密度、界面状态密度、平带电压、漏电流等参数，因此随着栅氧化层厚度的不断降低，这种损伤会对MOS设备的可靠性产生越来越大的影响。
       带天线器件结构的大面积离子收集区(多晶或金属)一般位于厚的场氧之上，因此只需要考虑薄栅氧上的隧道电流效应。大面积的收集区称为天线，带天线器件的隧道电流放大倍数等于厚场氧上的收集区面积与栅氧区面积之比，称为天线比。如果栅氧区较小，而栅极面积较大，大面积栅极收集到的离子将流向小面积的栅氧区，为了保持电荷平衡，由衬底注人栅极的隧道电流也需要随之增加，增加的倍数是栅极与栅氧面积之比，放大了损伤效应，这种现象称为“天线效应”。
       对于栅注入的情况，隧道电流和离子电流之和等于等离子体中总的电子电流。因为电流很大，即使没有天线的放大效应，只要栅氧化层中的场强能产生隧道电流，就会引起等离子体损伤。
       在正常的电路设计中栅端一般都需要开孔经多晶或金属互连线引出做功能输入端，就相当于在薄弱的栅氧化层上引入了天线结构，所以在正常流片及WAT监测时所进行的单管器件电性测试和数据分析无法反映电路中实际的等离子体损伤情况。
       氧化层继续变薄到3nm下面，充电损伤基本上不用考虑，因为对于3，nm就氧化层厚度而言，电荷积累是直接隧道穿越过氧化层的势垒，不会在氧化层中产生电荷缺陷。